IBM 与西门子合作推进纳米堆叠架构，加速 3D 晶体管量产进程

IT之家 10 月 14 日消息，今日，IBM 与西门子宣布达成一项新的研究合作，旨在推进 IBM 今年早些时候发布的纳米堆叠（nanostack）晶体管架构。

据 IBM 官方新闻稿，此次合作将结合 IBM 在半导体器件创新领域的领导地位与西门子在电子设计自动化（EDA）、工艺仿真、光刻优化及先进制造软件方面的专业能力，以加速纳米堆叠技术的开发。

据介绍，双方合作内容包括开发纳米堆叠的先进虚拟模型，以便在芯片制造之前对性能进行建模、优化设计并解决制造难题。

IBM 在今年 6 月首次发布了纳米堆叠架构，并称其为业界首个已知的三维纳米片设计。与当前将晶体管平铺在二维平面上并不断缩小间距的思路不同，纳米堆叠将晶体管垂直堆叠并错位排列，从而在相同面积内容纳更多晶体管。

在当前的 7 埃（0.7 纳米）节点下，该设计可在指甲盖大小的面积内集成近 1000 亿个晶体管，密度约为 IBM 2021 年发布的 2nm 测试芯片的两倍。该设计还允许在每个堆叠层中使用不同的材料组合，从而独立优化每个晶体管的性能和功耗。

IBM 此前公布的研究结果显示，与 2nm 节点相比，纳米堆叠架构在同等功耗下可提升高达 50% 的性能，或在同等性能下降低高达 70% 的功耗。

在 VLSI 2026 研讨会上，IBM 还报告了纳米堆叠在 SRAM（IT之家注：静态随机存取存储器）上实现 40% 的微缩改进，这对于 AI 工作负载所需的高带宽内存具有重要意义。

IBM 研究总监 Jay Gambetta 在发布会上表示：“我们不只是把晶体管做得更小，而是在重新发明芯片的构建方式，以提供显著更高的性能和能效。”

IBM 硅技术研发副总裁 Huiming Bu 表示：“纳米堆叠是一个可扩展的晶体管平台，旨在将器件微缩从二维转向三维，代表了半导体行业的新范式，也是未来十年支持 AI 和其他新兴技术所需的逻辑微缩路径。”

西门子 EDA IC 组合执行副总裁 Ankur Gupta 则表示：“将半导体微缩推进到埃米时代，需要在器件物理、EDA 设计与制造软件以及制造之间进行紧密的协同优化。”

IBM 曾表示，基于该技术的首批产品预计需要约五年时间才能由合作伙伴投入生产。此次与西门子的合作，正是为跨越这一从实验室到工厂的鸿沟而设。